异步FIFO结构及FPGA设计

摘要：首先介绍异步fifo的概念、应用及其结构，然后分析实现异步fifo的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和fpga实现。

以看出，由地址直接相减和将地址相互比较产生空/满标志都不可取。如何简单地进行直接比较，又不提高逻辑的复杂程度呢？对地址加延时可以做到这一点。设读地址为rd_bin_addr，用读地址rd_addr产生读地址的格雷码rd_next_gray_addr,将rd_next_gray_addr延一拍得到rd_gray_addr,再将rd_gray_addr延一拍得到rd_last_gray_addr。在绝对时间上，rd_next_gray_addr、rd_gray_addr、rd_last_gray_addr这些地址先后关系，从大到小排列，并且相差一个地址，如图6所示。

写地址的格雷码的产生也与此类似，即：wt_next_gray_addr、wt_gray_addr、wt_last_gray_addr。利用这6个格雷码进行比较，同时加上读写使能，就能方便而灵活地产生空/满标志。 本文链接：http://www.qk112.com/lwfw/jsjlw/txlw/261885.html